编辑“ARM”

'''ARM'''（[[Advanced RISC Machines]]）是微[[处理器]]行业的一家知名企业，设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及[[软件]]。技术具有性能高、成本低和能耗省的特点。适用于多种领域，比如嵌入控制、消费/教育类[[多媒体]]、DSP和移动式应用等。
==ARM简介==
*'''英文全称'''：Advanced RISCMachines 　　
*'''国家'''：英国（欧洲） 　　
*'''行业'''：电子半导体微处理器智能手机 　　
*'''总部'''：英国剑桥 　　
*'''CEO'''：沃伦·伊斯特 　　
*'''竞争对手'''：[[英特尔]]
*'''市场份额'''：手机处理器90%的市场份额，上网本处理器30%的市场份额，平板电脑处理器70%的市场份额
==ARM历史==
*1991 年ARM 公司成立于英国剑桥，主要出售芯片设计技术的授权。目前，采用ARM技术知识产权（[[IP]] ）核的微处理器，即我们通常所说的ARM 微处理器，已遍及工业控制、消费类电子产品、通信[[系统]]、[[网络]]系统、无线系统等各类产品市场，基于ARM 技术的微处理器应用约占据了32 位RISC 微处理器75 %以上的市场份额，ARM 技术正在逐步渗入到我们生活的各个方面。 *20世纪90年代，ARM公司的业绩平平，处理器的出货量徘徊不前。由于资金短缺，ARM做出了一个意义深远的决定：自己不制造芯片，只将芯片的设计方案授权（licensing）给其他公司，由它们来生产。正是这个模式，最终使得ARM芯片遍地开花，将封闭设计的[[Intel]]公司置于“人民战争”的汪洋大海。 　　
*进入21世纪之后，由于手机制造行业的快速发展，出货量呈现爆炸式增长，ARM处理器占领了全球手机市场。
*2006年，全球ARM芯片出货量为20亿片，
*[[2010年]]，ARM合作伙伴的出货量达到了60亿。
==ARM处理器==
ARM处理器是Acorn[[计算机]]有限公司面 向低预算市场设计的第一款RISC微处理器。更早称作Acorn RISC Machine。ARM处理器本身是32位设计，但也配备16位指令集。一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。ARM的Jazelle技术使[[Java]]加速得到比基于软件的[[Java]][[虚拟机]](JVM)高得多的性能，和同等的非Java加速核相比功耗降低80%。[[CPU]]功能上增加DSP指令集提供增强的16位和32位算术运算能力，提高了性能和灵活性。ARM还提供两个前沿特性来辅助带深嵌入处理器的高集成SoC器件的调试，它们是嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列。
==ARM处理器特点==
ARM处理器的三大特点是：耗电少功能强、16位/32位双指令集和合作伙伴众多。 　　
*体积小、低功耗、低成本、高性能； 　　
*支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件； 　　
*大量使用寄存器，指令执行速度更快； 　　
*大多数[[数据]]操作都在寄存器中完成； 　　
*寻址方式灵活简单，执行效率高； 　　
*指令长度固定。
==ARM版本架构==
ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。 
为了清楚地表达每个ARM应用实例所使用的指令集，ARM公司定义了6种主要的ARM指令集体系结构版本，以版本号V1～V6表示。
*'''V1版架构'''
该版架构只在原型机ARM1出现过，只有26位的寻址空间，没有用于商业产品。  
寻址空间：64MB
*'''V2版架构'''
该版架构对V1版进行了扩展，例如ARM2和ARM3（V2a）架构。包含了对32位乘法指令和协[[处理器]]指令的支持。 
版本2a是版本2的变种，ARM3芯片采用了版本2a，是第一片采用片上[[Cache]]的ARM处理器。
同样为26位寻址空间，现在已经废弃不再使用。 
V2版架构与版本V1相比，增加了以下功能： 
乘法和乘加指令； 
支持协处理器操作指令； 
快速中断模式； 
SWP/SWPB的最基本[[存储器]]与寄存器交换指令; 
寻址空间仍为：64MB
*'''V3版架构'''
ARM作为独立的公司，在1990年设计的第一个微处理器采用的是版本3的ARM6。
它作为[[IP]]核、独立的处理器、具有片上高速缓存、MMU和写缓冲的集成CPU。 
变种版本有3G和3M。版本3G是不与版本2a向前兼容的版本3，版本3M引入了有符号和无符号数乘法和乘加指令，这些指令产生全部64位结果。 
V3版架构（ 目前已废弃 ）对ARM体系结构作了较大的改动：
寻址空间增至32位（4GB）； 
当前[[程序]]状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（Current Program Status Register）; 
增加了程序状态保存寄存器SPSR（Saved Program Status Register）； 
增加了两种异常模式，使[[操作系统]][[代码]]可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常。； 
增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器； 
增加了从异常处理返回的指令功能。
寻址空间：4GB
*'''V4版架构'''
V4版架构在V3版上作了进一步扩充
V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。 
V4不再强制要求与26位地址空间兼容，而且还明确了哪些指令会引起未定义指令异常。 
指令集中增加了以下功能： 
符号化和非符号化半字及符号化字节的存/取指令； 
增加了T变种，处理器可工作在Thumb状态，增加了16位Thumb指令集； 
完善了[[软件]]中断SWI指令的功能； 
处理器[[系统]]模式引进特权方式时使用用户寄存器操作; 
把一些未使用的指令空间捕获为未定义指令
*'''V5版架构'''
V5版架构是在V4版基础上增加了一些新的指令，ARM10和Xscale都采用该版架构。 
这些新增命令有： 
带有[[链接]]和交换的转移BLX指令； 
计数前导零CLZ指令； 
BRK中断指令； 
增加了数字信号处理指令（V5TE版）； 为协处理器增加更多可选择的指令； 
改进了ARM/Thumb状态之间的切换效率； 
E---增强型DSP指令集，包括全部算法操作和16位乘法操作； 
J----支持新的JAVA，提供字节代码执行的硬件和优化软件加速功能。
*'''V6版架构'''
V6版架构是2001年发布的，首先在2002年春季发布的ARM11处理器中使用。在降低耗电量地同时，还强化了图形处理性能。通过追加有效进行[[多媒体]]处理的SIMD(Single Instruction, Multiple Data，单指令多数据 )功能，将语音及图像的处理功能提高到了原型机的4倍。 
此架构在V5版基础上增加了以下功能： 
THUMBTM：35%[[代码]][[压缩]]； 
DSP扩充：高性能定点DSP功能； 
JazelleTM：Java性能优化，可提高8倍； 
Media扩充：音/视频性能优化，可提高4倍
==ARM产品系类==
*'''ARM7系列'''
优化用于对价位和功耗敏感的消费应用的低功耗32位核，有：
嵌入式ICE-RT逻辑；
非常低的功耗；
三段流水线和冯·诺依曼结构，提供0.9MIPS/MHz。
*'''SecurCore SC100'''
为安全市场设计，带特定的抗拒窜改和反工程的特性。还带灵活的保护单元确保操作系统和应用数据的安全。
*'''ARM9系列'''
高性能和低功耗领先的硬宏单元，带有：
5段流水线；
哈佛结构提供1.1MIPS/MHz。
ARM920T和ARM922T内置全性能的MMU、指令和数据cache和高速AMBA总线[[接口]]。AMBA片上总线是一个开放标准，已成为SoC构建和IP库开发的事实标准。AMBA先进的高性能总线(AHB)接口现由所有新的ARM核支持，提供开发全综合设计系统。
ARM940T内置指令和数据cache、保护单元和高速AMBA总线接口。
*'''ARM9E系列'''
可综合处理器，带有DSP扩充和紧耦合存储器(TCM)接口，使存储器以完全的处理器速度运转，可直接连接到内核上。
ARM966E-S用于硅片尺寸重要，而对cache没要求的实时嵌入式应用，可配置TCM大小：0、4K、8K、16K，最大达64M。
ARM946E-S内置集成保护单元，提供实时嵌入式操作系统的cache核方案。
ARM926ET-S带Jazelle扩充、分开的指令和数据高速AHB接口及全性能MMU。
VFP9 向量浮点可综合协处理器进一步提高ARM9E处理器性能，提供浮点操作的硬件支持。
*'''ARM10系列'''
硬宏单元，带有：
64位AHB指令和[[数据]][[接口]]；
6段流水线；
1.25MIPS/MHz；
比同等的ARM9器件性能提高50％。
==相关词条==
*[[AMD]]
*[[Intel]]
*[[Dell]]
*[[惠普]]
*[[雅虎]]
*[[微软]]
*[[苹果公司]]
*[[Sun]]
==参考来源==
*http://www.hudong.com/wiki/arm&prd=button_doc_jinru
*http://baike.baidu.com/view/11200.htm#sub5358918
[[category:CPU|A]]
[[category:IT公司|A]]